반도체 특허출원 / 제조법 특허등록 조회 [구로구 특허전문 변리사 / 구로동 특허사무소] 반도체장치의소자분리막및그제조방법
특허등록의 명칭 : 반도체장치의소자분리막및그제조방법
(21) 출원번호/일자 1019920015593 (1992.08.28)
(71) 출원인 삼성전자주식회사
(11) 등록번호/일자 1000996110000 (1996.05.17)
(65) 공개번호/일자 1019940004778 (1994.03.16)
(11) 공고번호/일자 1019960000702 (1996.01.11)
초록
본 발명은 반도체장치의 소자분리막 및 그 제조방법에 관한 것으로, HSG막을 이용하여 실리콘 기판에 미세트랜치를 형성하고 선택산화, 또는 트랜치 필링공정을 통해 소자분리영역을 형성시키는 방법을 제공한다.
상기한 방법에 의하면 소자분리공정을 단순화 시킬수 있고, 활성영역 및 필드영역의 계면프로파일을 향상시켜 반도체제조실패율을 줄여 수율을 증가시킬 수 있으며, 분리영역 형성시 실리콘기판의 결함을 최소화하여 반도체장치의 전기적 특성을 크게 향상시키게 된다.
대표청구함
1
일정 또는 불규칙한 그레인 크기를 갖는 요철막을 형성하고, 상기 요철막을 식각하여 그레인 사이에 빈 간격을 형성하며, 상기 요철막의 그레인을 식각마스크로 실리콘기판에 미세트랜치를 형성한 다음, 상기 미세트랜치된 상기 실리콘기판을 선택산화 또는 리필링하여서 필드분리막이 형성되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
2
패드산화막이 형성되어 있는 실리콘기판상에 HSG(요철 폴리실리콘)막을 침적하여 비활성영역에 미세기둥을 형성시키는 공정 ; 상기 미세기둥을 식각마스크로 실리콘 기판에 미세트랜치를 형성하는 공정 및 필드산화공정을 구비하여 구성된 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
3
제2항에 있어서, 상기 패드산화막은 실리콘산화공정방법에 의해 형성된 열산화막인 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
4
제2항에 있어서, 상기 요철폴리실리콘의 그레인 직경은 50Å~500Å정도인 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
5
제2항에 있어서, 상기 HSG막 침적후 요철폴리실리콘의 그레인 간격을 넓히기 위하여 HSG막을 슬라이트 식각하는 공정이 더 포함되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
6
제5항에 있어서, 상기 슬라이트식각방법은 폴리실리콘 식각액에 담가서 행하는 습식식각, 또는 건식식각방법의 어느 하나를 이용하여 요철폴리실리콘을 약간만 식각시키는 것임을 특징으로 하는 반도체장치의 소자분리막 제조방법.
7
제2항에 있어서, 상기 HSG막의 침적형성후 사진공정에 의해 비활성영역이 오픈된 감광막패턴을 형성하고, 비활성영역의 상기 HSG막의 미세간격을 통해 실리콘기판이 노출되도록 패드산화막을 미세식각하여 미세기둥이 형성되는 것을 특징으로 하는 반포체장치의 소자분리막 제조방법.
8
제7항에 있어서, 상기 비활성영역의 미세기둥은 상단 일부가 식각된 요철폴리실리콘과 패드산화막으로 구성되어 있는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
9
제7항에 있어서, 상기 패드산화막의 미세식각은 건식식각, 또는 습식식각중에서 어느 하나의 방법을 이용하여 행하는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
10
제2항에 있어서. 상기 미세트랜치의 식각깊이는 100Å∼10,000Å정도인 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
11
제2항에 있어서, 상기 미세트랜치식각후 채널저지용 이온을 주입하는 공정이 더 포함되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
12
제11항에 있어서, 상기 채널저지용 이온으로 보론, 또는 BF2가 이용되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
13
제2항에 있어서, 상기 필드산화는 700℃∼1,200℃ 온도에서 고압의 공정조건으로 수행되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
14
제2항에 있어서, 상기 필드산화는 700℃∼1,200℃ 온도에서 상압의 공정조건으로 수행되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
15
제2항에 있어서, 상기 필드산화에 의해 형성된 필드산화막의 분리두께는 50Å∼5,000Å정도인 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
16
제2항에 있어서, 상기 필드산화막 형성공정후에 상기 필드산화막을 에치백하여 제거하는 동안의 실리콘기판의 식각손상을 보수하기 위하여 희생산화막을 성장시킨 후. 습식식각하는 공정이 더 포함되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
17
제16항에 있어서, 상기 희생산화막은 열산화방법에 의해 100Å~1,000Å두께로 기판전면상에 성장되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
18
실리콘기판상에 산화저지막을 형성하고 HSG(요철 폴리실리콘)막을 침적하여 산화시키는 공정 ; 비활성영역에 미세기둥을 형성시키는 공정 ; 상기 미세기둥을 마스크로 비활성영역의 실리콘 기판에 미세트랜치를 형성한 다음 필드산화시키는 공정을 구비하여 구성된 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
19
제18항에 있어서, 상기 산화저지막으로 질화막(Si3N4 또는 SiON이 사용되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
20
제19항에 있어서, 상기 산화저지막은 15Å∼300Å두께로 침적형성되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
21
제18항에 있어서, 상기 산화된 요철폴리실리콘의 직경은 100Å∼1,000Å정도인 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
22
제18항에 있어서, 상기 HSG막의 침적산화공정후 사진공정에 의해 비활성영역이 오프된 감광막패턴을 형성하고. 비활성영역의 상기 HSG막의 미세간격을 통해 실리콘기판이 노출되도록 산화저지막을 미세식각하여 미세기둥이 형성되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
23
제22항에 있어서, 상기 비활성영역의 미세기둥은 상단일부가 식각된 요철폴리실리콘과 산화저지막으로 구성되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
24
제18항에 있어서, 상기 필드산화막 형성후에 상기 산화저지막 제거로 인해 실리콘기판에 유발된 손상을 보수하기 위해 희생산화막 성장후 습식식각으로 제거시키는 공정이 더 포함되는 것을 트징으로 하는 반도체장치의 소자분리막 제조방법.
25
LOCOS방식의 소자분리공정에 있어서, 비활성영역의 산화저지막을 사진식각공정으로 제거시킨 후, 계속해서 패드산화막을 제거한 다음, 기판 전면상에 HTO막을 침적하는 공정 ; HSG막을 침적하여 기판전면에 미세기둥을 형성하는 공정 ; 상기 미세기둥을 마스크로 실리콘기판에 미세트랜치를 형성하는 공정 ; 및 필드산화하는 공정을 구비하여 구성된 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
26
제25항에 있어서, 상기 패드산화막은 200Å∼500Å 두께로 열산화하여 성장된 막인 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
27
제25항에 있어서, 상기 산화저지막은 500Å∼1,500Å 두께로 LPCVD방식에 의해 형성된 질화막인 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
28
제25항에 있어서, 비활성영역의 상기 패드산화막은 습식식각으로 제거하여 산화저지막 일단에 언더컷을 형성시키는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
29
제28항에 있어서, 상기 패드산화막의 식각시 100Å 내지 200Å 범위로 두께를 잔류시키는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
30
제25항에 있어서, 상기 HTO막은 고온열산화공정에 의하여 200Å∼1,000Å두께로 성장된 막인 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
31
제25항에 .있어서, 상기 HSG막을 마스크로한 미세기둥을 형성시 산화저지막측벽에 HTO 스페이서가 형성되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
32
제31항에 있어서, 상기 미세기둥형성을 위한 RIE식각시 산화저지막 HTO막상의 식각선택비에 의해 산화저지막 상단일부가 식각되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
33
제32항에 있어서, 상기 미세기둥은 상단일부가 식각된 요철폴리실리콘과 HTO막으로 구성되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
34
제33항에 있어서, 상기 미세기둥의 두께는 최소 500Å 이상을 유지하도록 하여 형성시키는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
35
제34항에 있어서, 상기 미세기둥은 실리콘기판의 트랜치식각시 함께 식각되어 기둥의 일부를 잔류시키는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
36
제25항에 있어서, 상기 필드산화에 의해 형성되는 필드산화막의 두께는 500Å~1,000Å정도로 얇게 형성시키는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
37
LOCOS방식의 소자분리막공정에 있어서, 비활성영역의 산화저지막을 제거한 후, HSG막을 기판전면에 침적시키는 공정 ; 상기 산화저지막 측벽에 HTO스페이서를 형성시킴과 동시에 미세기둥을 형성시키는 공정 ; 실리콘기판에 미세트랜치를 형성하는 공정 및 필드산화 공정을 구비하여 구성된 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
38
제37항에 있어서, 상기 HTO스페이서는 500Å∼2,000Å의 두께를 가지는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
39
제37항에 있어서, 상기 산화저지막은 LPCVD방식에 의해 침적형성된 질화막인 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
40
LOCOS방식의 소자분리방법에 있어서. 비활성영역의 산화저지막을 제거하고, 상기 산화저지막 측벽에 스페이서를 형성시킨 다음, 제1필드산화막을 형성시키는 공정 ; 상기 구조물 전면에 HSG막을 침적하고, 상기 HSG막을 마스크로 상기 제1필드산화막을 식각하여 미세기둥을 형성시키는 공정 ; 미세트랜치를 실리콘기판에 형성하는 공정 ; 및 제2필드산화막을 형성시키는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
41
제40항에 있어서, 상기 스페이서는 질화막, HTO막, 또는 폴리실리콘막 가운데 어느 하나를 사용하여 형성된 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
42
제40항에 있어서, 상기 산화저지막으로 질화막이 이용되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
43
실리콘기판상에 패드산화막, 산화저지막을 적층형성한 후 HSG막을 침적형성시키는 공정 ; 비활성영역에 제1미세기둥을 형성시키는 공정 ; 상기 제1미세기둥을 이용하여 제2미세기둥을 형성시키는 공정 ; 실리콘기판에 미세트랜치식각후, 필드산화하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
44
제43항에 있어서, 상기 제1미세기둥은 상단일부가 식각된 요철폴리실리콘과 산화저지막으로 구성되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
45
제44항에 있어서, 상기 산화저지막은 질화막인 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
46
제43항에 있어서, 상기 제2미세기둥은 산화전지막과 패드산화막으로 구성되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
47
제43항에 있어서, 상기 HSG막 침적후 요철폴리실리콘의 간격을 넓히기 위하여 상기 HSG막을 슬라이트 식각하는 공정이 더 포함되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
48
제43항에 있어서, 상기 미세트랜치 식각후 채널저지용 이온주입공정이 더 포함되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
49
제48항에 있어서, 상기 채널저지를 위한 이온으로는 보론을 사용하며, 주입각도를 주어 2회 앵글 이온주입하는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
50
실리콘기판상에 패드산화막, 산화저지막을 적층형성하고. HSG막을 침적형성시키는 공정 ; 비활성영역에 제1미세기둥을 형성시키는 공정 ; 상기 제1미세기둥을 이용하여 제2미세기둥을 형성시키는 공정 ; 실리콘기판에 미세트랜치를 형성하는 공정 ; 및 미세트랜지를 절연물로 필링시키는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
51
제50항에 있어서, 상기 제1미세기둥은 상단일부가 식각된 요철폴리실리콘과 산화저지막으로 구성되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
52
제51항에 있어서, 상기 산화저지막으로 질화막이 이용되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
53
제50항에 있어서, 상기 제2미세기둥은 산화저지막과 패드산화막으로 구성되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
54
제50항에 있어서, 상기 HSG막 침적후 요철폴리실리콘의 간격을 넓히기 위하여 상기 HSG막을 슬라이트 식각하는 공정이 더 포함되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
55
제50항에 있어서, 상기 미세트랜치 식각후 채널저지를 위한 이온주입 공정이 더 포함되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
56
제55항에 있어서. 상기 채널저지를 위한 이온으로는 보론을 사용하며 주입각도를 주어 2회 앵글이온주입하는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
57
제50항에 있어서, 상기 미세트랜치를 필링하는 털연물로 HTO막이 이용되는 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
58
제57항에 있어서, 상기 HTO막은 800℃ 이상의 고온에서 성장된 막인 것을 특징으로 하는 반도체장치의 소자분리막 제조방법.
59
요철폴리실리콘을 이용하여 비활성영역상에 버퍼층의 미세기둥 및 실리콘기판에 미세트랜치가 형성되어 있고 상기 비활성영역이 필드산화된 반도체장치에 있어서, 필드산화막 하면은 상기 미세트랜치의 직경 및 간격에 따른 요철형성을 구비하고 상면은 평탄하며 측면 버즈비크가 거의 없는 것을 특징으로 하는 반도체장치의 소자분리막.
60
제59항에 있어서, 상기 필드산화막의 두께가 500Å∼1,000Å 정도로 얇은 것을 특징으로 하는 반도체장치의 소자분리막.
61
제59항에 있어서, 상기 미세트랜치의 직경 및 간격은 상기 요철폴리실리콘의 재질 및 가공도에 따른 것임을 특징으로 하는 반도체장치의 소자분리막.
62
제61항에 있어서, 상기 요철폴리실리콘은 직경이 50Å~500Å정도의 재질을 사용하는 것을 특징으로 하는 반도체장치의 소자분리막.
63
제62항에 있어서, 상기 요철폴리실리콘의 간격은 슬라이트 식각법에 의해 조절되는 것을 특징으로 하는 반도체장치의 소자분리막.
64
제62항에 있어서, 상기 요철폴리실리콘의 직경은 산화방법에 의해 조절되는 것을 특징으로 하는 반도체장치의 소자분리막.
65
제59항에 있어서, 상기 필드산화막과 기판실리콘의 경계면을 따라서 채널저지영역이 형성되어 있는 것을 특징으로 하는 반도체장치의 소자분리막.
66
제59항에 있어서, 상기 미세기둥은 상단일부가 식각된 요철폴리실리콘과 패드산화막으로 구성된 것을 특징으로 하는 반도체장치의 소자분리막.
67
제59항에 있어서, 상기 미세기둥은 상단일부가 식각된 요철폴리실리콘과 산화저지막으로 구성된 것을 특징으로 하는 반도체장치의 소자분리막.
68
제59항에 있어서, 상기 미세기둥은 상단일부가 식각된 요철폴리실리콘과 HTO막으로 구성되는 것을 특징으로 하는 반도체장치의 소자분리막.
69
제59항에 있어서, 상기 미세기둥은 상단일부가 식각된 요철폴리실리콘과 제1필드산화막으로 구성되는 것을 특징으로 하는 반도체장치의 소자분리막.
70
제59항에 있어서, 상기 미세기둥은 제1 미세기둥 및 제2미세기둥으로 두번에 걸쳐 형성되는 것을 특징으로 하는 반도체장치의 소자분리막.
71
제70항에 있어서, 상기 제1미세기둥은 상단일부가 식각된 요철폴리실리콘과 산화저지막으로 구성되는 것을 특징으로 하는 반도체장치의 소자분리막.
72
제70항에 있어서, 상기 제2미세기둥은 산화저지막과 패드산화막으로 구성되는 것을 특징으로 하는 반도체장치의 소자분리막.
73
요철폴리실리콘을 이용하여 비활성영역상에 버퍼층의 미세기둥 및 실리콘기판에 미세트랜치가 형성되어 있고, 상기 미세트랜치에 절연물이 필링된 반도체장치에 있어서, 미세트랜치 분리막(절연물이 필링된 미세트랜치영역)이 다수가 모여 일군을 형성하여서 하나의 소자분리영역이 형성되는 것을 특징으로 하는 반도체장치의 소자분리막.
74
제73항에 있어서, 상기 다수개의 미세트랜치 분리막과 기판실리콘의 경계면을 따라 채널저지영역이 형성되어 있는 것을 특징으로 하는 반도체장치의 소자분리막.
출처 : 특허청
반도체 특허출원 / 제조법 특허등록 / 구로동 특허사무소 * 무료상담전화 국번없이
1566-8386, 1566-5459
